本实用新型公开了用于移相全桥同步整流电路的驱动电路，该驱动电路包括逻辑控制电路和ＤＳＰ控制器。由ＤＳＰ控制器产生的两路驱动信号和时钟脉冲信号经过逻辑控制电路后可得到用于驱动同步整流管的同步信号，当两路驱动信号同时为低电平时，逻辑控制电路在时钟脉冲信号的下降沿输出低电平信号，其他情况均输出高电平信号。该电路可使同步整流管导通时刻与理论的导通时刻延迟半个时钟脉冲时间，而关断时刻相同。本实用新型为移相全桥同步整流电路提供了一个简单有效、低成本的驱动方案。