本发明公开了一种柔性化运动控制ＩＰ核及实现方法，属于运动控制领域，所述ＩＰ核包括加减速模块、插补模块、脉冲计数模块、脉冲生成模块、总线控制器和ＲＡＭ接口模块，本发明是为了解决运动控制算法在通用ＭＣＵ或者ＤＳＰ中运行的周期过长，导致控制周期不能进一步减小，无法实现高速和高精度。本发明具有控制周期小，输出脉冲精度高的特点，可以实现非对称直线加减速，非对称Ｓ形曲线加减速，带有直线或Ｓ形曲线加减速的两轴或三轴直线插补，匀速的两轴圆弧插补。本发明采用ＩＰ核方式提供，以Ｖｅｒｉｌｏｇ硬件描述语言软核形式实现运动控制相关算法，可在ＦＰＧＡ中实现，可以ＡＳＩＣ方式实现，可集成到ＳｏＣ芯片中，典型工作频率为１００ＭＨｚ，为构建柔性化运动控制系统提供可行性。