本发明公开了一种改进型10?bit差分电容分段耦合式DAC,包括正端次级电容阵列、正端耦合电容、正端主级电容阵列、负端次级电容阵列、负端耦合电容、负端主级电容阵列和采样开关;本发明利用12?bit结构差分DAC去实现10?bit差分DAC,避免了1?LSB的增益误差,改善了DAC的静态性能;同时本发明正端次级电容阵列、正端主级电容阵列、负端次级电容阵列和负端主级电容阵列,通过采用单位电容串联替代DAC中的最低位电容,实现了较小容值的电容,避免了提高DAC精度所带来的面积过大的问题。因此本发明具有良好的静态特性且占用较小的面积。
咨询热线:020-38033421
传真号码:020-38061201
电子邮箱:jm@jiaquanip.cn
Copyright © 嘉权专利商标事务所 All Rights Reserved. 粤ICP备2023151901号