本发明公开了一种D锁存器和应用该D锁存器的50%占空比三分频器，D锁存器由相位切换控制模块控制时钟触发的极性，并控制由数据输入输出模块输出数据信号，或者控制由数据锁存模块锁存数据信号并输出。本发明提供的D锁存器实现了时钟上升沿和下降沿均可对其触发，并利用本发明提供的D锁存器连接组成三分频器，输出50%占空比的三分频信号。